谷歌 Tensor G5 芯片将由台积电代工：全面转向自研架构，告别三星？_网络技术

Tensor G5全面转向台积电N3E工艺，采用自研Golden Gate CPU、Laguna GPU、Triton TPU及X75基带，重构电源与散热设计。

如果您关注谷歌最新一代移动处理器的制造动向，会发现Tensor G5芯片已明确终止与三星代工合作，全面转向台积电3nm工艺。这一转变不仅涉及晶圆厂切换，更标志着芯片架构设计逻辑的根本性调整。以下是支撑该转向的关键事实与技术路径：

本文运行环境：Google Pixel 10，Android 16。

一、制程工艺升级至台积电N3E节点

Tensor G5采用台积电第二代3nm工艺（N3E），相较此前三星4nm LPE工艺，在晶体管密度、漏电控制与能效比方面实现跨代提升。N3E支持更高频率下稳定运行，同时降低待机功耗，为AI持续运算提供物理基础。

1、台积电N3E相较三星4nm LPE，逻辑密度提升约1.6倍，相同性能下功耗降低35%。

2、N3E工艺兼容InFO POP 3D晶圆级扇出封装，使Tensor G5首次集成堆叠式LPDDR5X内存与SoC主体，缩短数据通路延迟。

3、流片验证阶段数据显示，N3E良率稳定在89%以上，显著高于同期三星4nm LPE在Tensor G4量产阶段的72%良率。

此前Tensor G1–G4均基于三星Exynos架构深度定制，保留大量Exynos IP核及互连总线设计。Tensor G5则移除ARM Cortex-X4/A720公版核心依赖，改用谷歌自研的“Golden Gate”微架构CPU集群与“Emerald Hill”内存压缩器协同调度。

1、CPU子系统采用4+4+2三丛集结构：4颗高性能核心（自研Golden Gate v2）、4颗高能效核心（Golden Gate v1）、2颗超低功耗协处理器（Always-on Compute DSP）。

2、GPU部分弃用Mali-G710衍生方案，启用谷歌完全自研的“Laguna”图形引擎，支持Vulkan 1.4原生光追指令集扩展。

3、所有核心间通信通过谷歌定制的Mesh Interconnect Fabric实现，带宽达128GB/s，延迟低于8ns。

Tensor G5的AI能力不再依赖*或半定制TPU模块，而是将第3代TPU（代号“Triton”）直接嵌入die内部，与CPU/GPU共享一级缓存，并支持INT4稀疏推理与FP16混合精度训练微调。

1、“Triton”TPU具备128 TOPS@INT4算力，是Tensor G4中TPU算力的3.2倍。

2>图像处理子系统升级为第2代GXP DSP，支持实时4K HDR视频AI降噪、多帧动态插帧与语义级背景虚化分离。

3、所有AI任务调度由新引入的“Aurora Scheduler”统一管理，可依据应用优先级动态分配NPU/CPU/GPU资源。

此前Tensor系列长期沿用三星Exynos Modem 5122基带，存在5G SA连接稳定性差、毫米波吞吐波动大等问题。Tensor G5首次整合高通骁龙X75基带IP授权，并由谷歌主导射频前端校准与天线调谐算法开发。

1、基带部分采用高通X75 5G Modem-RF系统，但射频收发器（RFFE）由谷歌联合Qorvo定制，支持全频段n1–n261动态载波聚合。

2、Wi-Fi子系统弃用三星Wi-Fi 6E方案，改用博通BCM4389+谷歌自研MAC层协议栈，实测Wi-Fi 7多链路操作（MLO）延迟降低至1.8ms。

3、蓝牙5.4 LE Audio双耳同步误差控制在±12μs以内，为Pixel Buds Pro 2提供无感音频分发基础。

为匹配N3E工艺的电压敏感特性，Tensor G5搭载全新“Helios PMIC”电源管理单元，支持16级动态电压频率缩放（DVFS），并引入基于机器学习的瞬态功耗预测模型。

1、“Helios PMIC”集成8路独立供电轨，其中GPU供电轨响应时间压缩至300纳秒以内。

2、热传感器阵列由Tensor G4的12个增至Tensor G5的24个，覆盖SoC die、封装底部及主板关键区域，采样频率达10kHz。

3、散热方案放弃传统石墨烯贴片，改用Pixel 10主板嵌入式微流道铜基板，导热效率提升47%。